PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01224998 A

(43) Date of publication of application: 07 . 09 . 89

(51) Int. CI

G11C 29/00 G11C 11/34 H01L 27/10

(21) Application number: 63049751

(22) Date of filing: 04 . 03 . 88

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

SAWADA KAZUHIRO SAKURAI TAKAYASU


(54) SEMICONDUCTOR MEMORY

(57) Abstract:

PURPOSE: To facilitate an evaluating process by storing an applicable address in a register when a memory access read result and expected value data are inconsistent and switching a normal memory and a spare memory by a compared result obtained by comparing an address in the register and an external input address.

CONSTITUTION: The read result of a memory array 24 and read expected value data from a generator 22 are compared at a first comparator 26, the applicable address is stored in a register 27 as a defective address when both of them are inconsistent, and when it is decided that the address in the register 27 and the external input address are coincident from the output result of a second comparator 28 to compare the address in the register 27 and the external input address, the memory array 24 and a spare memory 25 are switched since it is a defective access. Thus, the evaluating process can be facilitated by electrically replacing the memory array with the spare memory 28 without using the fuse blow of a redundancy circuit, and the cost of evaluation can be reduced.

COPYRIGHT: (C)1989,JPO&Japio



Y -- 1



⑩ 日本国特許庁(JP) ⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

Mint. Cl. 4 G 11 C 29/00 H 01 L 27/10 織別記号 301

B-7737-5B

庁内整理番号 **個公開** (平成1年(1989)9月7日

3 7 1 4 9 1 -8522-5B

Life to American Street

8624-5F 審査請求 有 請求項の数 2 (全5 頁)

3 4

. .

.

S. C.

9発明の名称 半導体記憶装置

: ②特 顧 昭63-4975]

. Ø出

加条 明 者 沢 田

神奈川県川崎市幸区小向東芝町 1 番地 株式会社東芝総合

@発明者 桜井 貴康

神奈川県川崎市幸区小向東芝町 1番地 株式会社東芝総合

となり年本ともないのかけが行いる

事が茂利森(きてまり)(12 A 20) Li 一个年度扩展,由在自身的存储类型 ELIN OF CONTRACT

naza#⊈ vi nagariya

研究所内

研究所内

0 助 願 人 株式会社東芝 四代 理 人 弁理士 鈴江 武彦 神奈川県川崎市幸区堀川町72番地

外2名

1、発射の名称

半媒体配值装置

- 2、特許請求の範囲

(1) デコーダを有するメモリアレイと、外部制 ・『『『」の句とンによりテストモードを設定した際にアドレ、 タ、 読み出し期特値データを制罪クロックに応じ て生成する第1の制御回路と、前記メモリアレイ の終み出し結果と前記読み出し期特値データを比 放する第1の比較器とごこの第1の比較器の出力 に応じて不一致時に該当アドレスを記憶するアド レスレジスタと、通常動作時に袋アドレスレジス タ内アドレスと外部入力アドレスの比較を行う用 2の比較器と、この類2の比較器の出力結果に対 . 応して前記メモリアレイとスペアメモリを切り換っ えてアクセスする第2の制御回路とを具備するこ とを特徴とする単導体記憶装置。

> 20月一益板にメモリアレイとロジック回路を 意思した半導体記憶装置において、第1の制御回

路、第2の制御回路、第1の比較器、第2の比較 者、スペアメモリで及びアドレスレジスタをログ ック回路部に組み込むことを特徴とする請求項1 記載の半導体記憶装置。

3. 免明の詳細な説明、

【発明の目的】

本発明は、半導体記憶装置に関するもので、 特に、メモリの呼而方法を容易化し、評価コスト を低減化し、かつ、メモリ使用の際の信頼性を向 : 上させることをめざした半導体メモリに使用され

こと(住来の技術)をいてこれにある。

第4因に、従来から提案されている冗長回路 内蔵のメモリの構成振略図を示す。過常のデコー ダーとメモリ・アレイ2に加えて、スペアのデコ ーダ3とメモリ4を持つ。テスターにより、通常 のメモリ・アレイ2をテストし、不良ピットの存 在を検査する。不良ピットが存在する場合、その 対応アドレスに対して、スペアメモリ4に置換す

べく、プログラム回路によるプログラムを人為的 に行なう必要がある。プログラム自路の一例を第 5回に示す。第5回中、5はP型MOSFET、 6 及び 7 は N 型 M O S F E T 、 C 1 及び C 2 は 野 薫、Fはフューズ (fuse) でポリシリコンなどに より形成されている。レーザ・マシンによりフュ ースFをプロウしないと、P#『L"、P##H" の状態で安定し、フューズFをプロクすると逆の 状態で安定する。第5回で説明したプログラム回 路を用いて、スペアアドレスをプログラムするスペ ペアテコーダ3の例を第6回に示す。回ち、プロ グラム回路Bを含むA部で置換すべきアドレスを MOSFET9, 10 よりなるトランスファーケ ートにより制切し、A.I 又はA.I が"H"つまり アドレスが"H"か"L"を選別し、スペアアド レスAisを生成する。これに加えてB郎で示すプ ログラム回路により、スペアイネーブル(Spare Enable) 信号を生成し、スペアアドレスAlsと アンド回路11で組合わせ、スペアアドレスイネ ープル (Spare Address Enable) 億月

しかも上記のようにメモリ13のみの評価プロセースが多いと、評価コストが増大する。

この発明は上記のような点に構みてなされたもので、単体またはロジック回路提収時の半導体メモリにおいて、冗長四路のフューズプローを用いないで 電気的にスペア・メモリと登換することによって 評価 プロセスを容易化し、評価コストを低減化し 個 る 半導体配徳装置を提供することを目的とする。

- -

(課題を解決するための手段と作用)

Aisを生成し、スペアメモリアレイ4にアクセスすると同時に、通常メモリアレイ2を非話性化するように制御する。このようにして通常のメモリ・アレイ2の不良ピットのアドレスに対してアクセスが行われた場合、スペア・メモリアレイ4にアクセスされるようにプログラムするわけである。

(発明が解決しようとする投頭) 🦠

この方式では、メモリチップをまずテストしてなり、メモリチップを表すている。 では、ストレーンでは、日本のでは、ストレーンでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、例似のミスが存在し、サークのでは、例似のミスが存在し、クローには、例似のミスが存在し、できます。

特に 第7 図に示すようなロジック回路 1 2 にメモリ 1 3 を搭載したメモリ 没載ロジックの場合、メモリ 1 3 、ロジック回路 1 2 を別々に評価し、

2. 17 (実施例)・シストチェックではある

第1回に本発明の実施例を示す。ここでは、 デコーダ23、メモリ・アレイ24とスペアメモリ25および 政教制御目路のみを示しており、メモリ全体を構成するその他の制御信号発生回路部、増幅器部、入出力ピンパッファなどを省略している。

第2回の動作タイミング 規略図により動作を説明する。 信号は第1回に対応する。 まず、外部制

朝ピンにより、セルフテストイネーブル (Self Test Enable : STE) 信号を活性状態にし、 テストモードを設定する。これによりスイッチ SW1はTA側、スイッチSW2はTD1側を選 択する。チップ哲性化信号CEにクロックCLK. を入力する。この信号に応じてアドレスジェネレ - 9 2 1 、データジェネレータ及びタイミングジ ェネレータ22を動作させ、アドレス(Add)、 書き込みデータ(Datain)、読み出し/書き込 み制知信号(R/W)を生成する。第2図では tı~t z で西き込み (write) を行ない、t z 以降読み出し (read) モードになる場合を示して いる。しょから読み出し動作がスタートし、しょ で出力がパリッド (valid) になっている。この とき、第1の比較器26でジェネレータ22から の読み出し期特弦データ(data)TDOとメモリ アレイ24からの出力NDOを比較し、一致しな い場合は比較器26の出力CP1がエラー (error)となり、正しい読み出し/書き込みが

味している。比较器26の出力CP1によりスイッチSW3を制即し、該当不良アドレス(Add)をアドレスレジスタ27に書き込むように制御する。上記助作を全メモリアドレスに対して行ない、不良アドレスを抽出する。不良アドレスのあたもして考えられる。つまりロウ方向にスペアメモリ25を有する場合はロウアドレスのみを抽出すれば良く、カラム方向の場合はカラムのみで良いことになる。

行なわれていないため不良ピットであることを意

造常助作状態では、スイッチSW1は入力アドレスにスイッチSW2は入力データにつながる。入力アドレスは常にレジスタ27の内容と比較され、不及アドレスにアクセスされるときは、この比較器28の出力CP2に応じて適常メモリデコーダ23を非活性化し、スペアメモリ25にアクセスされるように制御する。第1図は通常メモリ・アレイ24のロウまたはカラム方向にスペアメ

高、上記実施例において、半導体記憶装置への 電磁供給がとまると、アドレスレジスタの記憶装 置が消えるため、電源再供給時に半導体記憶装置 のテストをやり置さなければならないが、このよ うな場合には電源供給がとまっても記憶内容が消 えない例えば、EPROMセルと高端圧発生回路、 割物回路などをロジック郎に用意して、アドレス

レジスタを構成するようにすれば、電源再供給費 にテストをやり直さなくても、全アドレスに対し て鉄み出し/書き込みを正常に行なうことができ ð .

[発明の効果]

以上述べたように本発明によれば、アドレス、 - コントロール信号、白き込みデータ、関特値デー ・タを自動的に発生する制御回路を持ち、メモリア クセス読み出し結果と関特値データを第1の比較 ェネレータ及びタイミングジェネレータ、23… 器で比較し、不一致の場合に該当アドレスを記憶 デコーダ、24mメモリアレイ、25mスペアメ するレジスタを持ち、レジスタ内アドレスと外部: 結果により、通常メモリとスペアメモリを切り換 えることにより、冗長回路のフュースプローを用 こいずに、電気的にスペアメモリと自動的に関係可し、としゃない マンコン かいごの下記 フュュ 能となり、評価時間の増大、評価コストのアップ を妨ぎ、信頼性の高い半導体記憶装置を得ること ができる。

第1回は本発明の一変脆例を示す構成説明図、


第2図は第1図の名配の世界の一例を示す放形図、 第3回は本発明の他の実施例を示す構成説明図、 第4回は従来の半導体記憶装置を示す構成説明図、 第5回は従来のプログラム回路の一例を示す回路 . . 図、第6図は従来のスペアデコーダの一例を示す 構成説明図、第7図はメモリとロジック図路が混 、収された半導体配位装置の模式図である。 ↑ 21ーアドレスジェネレータ、2.2 …データジ モリ、26…第1の比較器、27…アドレスシェ

人名英格兰人姓氏克尔 医海绵管 医多种性 《集中》 1961年1964年196日 全电影教教主要 Durant Control of the Cara to


医海内氏试验检检查试验 翻嘴 电温力


ិននិងខេត្តស្ន


4. 图面の簡単な説明



M







			ver, be	•
	,	*		: :
		,		
		,		,
	•	i v		
J.			4	<u>.</u>